フリップフロップ回路【flip-flop circuit】

概要

フリップフロップ回路（flip-flop circuit）とは、最も基本的な構造の論理回路の一つで、二つの状態のいずれかを保持することができるもの。“flip-flop”とは「パタパタ」あるいは「ぎったんばっこん」に相当する擬音語で、出力値が入れ替わる様子をシーソーに例えたものとされる。

現在の入力と共に過去の入力も利用する順序回路の一種で、二つの状態を「0」および「1」に対応付け、1ビットの値を保持する記憶回路として利用される。通電が途絶えると状態が失われる揮発性の素子であり、永続的なデータ保存などには使えない。

最も有名な「RSフリップフロップ」は、R（Reset：リセット）とS（Set：セット）の二つの入力、QとQの二つの出力で構成される。内部はRとSのそれぞれにNOR回路、あるいはNOT回路とNAND回路の組み合わせが接続されており、それぞれ相手方の出力とRあるいはSが入力となり、出力がQとQとなる。

RとSの入力を（0,1）にするとQとQの出力は（0,1）、（1,0）としたときは（1,0）となり、QとQは必ず逆の値となる。入力がいずれも0のときは前回変更されたときの状態を維持するため、記憶素子として利用することができる。出力を変化させたいときだけR、Sに値をセットする。

フリップフロップ回路を大量に並べてメモリ装置としたものをSRAM（Static RAM：スタティックRAM）と呼び、DRAMに比べてリフレッシュ動作が不要で高速に動作するという利点がある。CPU内部でデータを保持するレジスタやキャッシュメモリなどにも応用されている。回路構成により、RS型以外にも「JKフリップフロップ」、「Dフリップフロップ」（D：Delay）、「Tフリップフロップ」（T：Toggle）などの種類がある。