命令レジスタ 【instruction register】 インストラクションレジスタ
プロセッサが命令を実行する際、プログラムカウンタ(PC:Program Counter)と呼ばれるレジスタの内容を参照し、メインメモリ上の現在の実行位置から命令を読み出し、命令レジスタに格納する。この段階を「フェッチ」(fetch)という。
読み出された命令は、操作の種類を表す「オペコード」(opcode)や操作対象を指示する「オペランド」(operand)などが含まれており、命令デコーダという回路によりその内容が解析される。この段階を「デコード」(decode)という。
最後に、解析された命令の内容に応じて必要なデータなどをレジスタやメインメモリから取り出し、処理を実行する。スーパースカラや命令パイプラインなどで複数の命令を並列に処理するプロセッサの場合は、同時に実行状態に置かれる命令の数だけ命令レジスタが用意されている。
(2024.1.24更新)