読み方：めいれいレジスタ

命令レジスタ【instruction register】インストラクションレジスタ

概要

命令レジスタとは、CPU内部にあるレジスタの一種で、メインメモリから読み出した命令を一時的に保持するもの。フェッチ、デコード、実行というCPUの命令実行サイクルにおいて、現在処理中の命令を格納する場として機能する。

CPUが命令を実行する際は、まずプログラムカウンタが指し示すメインメモリ上のアドレスから命令を読み出し、命令レジスタに格納する。この処理を「フェッチ」（fetch）という。命令レジスタに格納された命令は、操作の種類を示す「オペコード」（opcode）と、操作対象のデータやアドレスを指定する「オペランド」（operand）で構成されている。

続いて、命令レジスタの内容は命令デコーダに送られ、どのような演算や制御を行うかが解析される。この処理を「デコード」（decode）という。デコードの結果を基に制御装置が各回路へ指示を出し、演算装置による処理やメモリへのアクセスが行われる。命令レジスタが命令を保持することで、デコーダや演算装置はメモリの動作速度に左右されずCPU内部のクロックに同期して処理を進められる。

命令レジスタの数はプロセッサの構成によって異なる。パイプライン機構を備えたCPUでは、フェッチ・デコード・実行の各段階を重ね合わせて複数の命令を並行に処理するため、各段階の命令を保持する専用のレジスタやバッファが設けられる。スーパースカラ方式では複数の命令を同時に発行・実行できるよう、内部に複数の命令保持機構が用意される。現代の汎用プロセッサはこれらの並列処理機構を備えているため、命令レジスタも複数用意されているのが一般的である。

(2026.6.12更新)