読み方 : ピーエルエル

PLL 【Phase Locked Loop】 位相同期回路

概要

PLL(Phase Locked Loop)とは、入力信号や基準となる外部信号と、出力信号との周波数を一致させる電子回路。装置内の動作タイミングを合わせる周波数信号(クロック信号)を安定させるなど、様々な用途で用いられる。
PLLのイメージ画像

解説 一般的な構成では、入力信号と出力信号からのフィードバック入力が位相比較器に入力され、ループフィルタ、VCO(電圧によって周波数が変化する発振器)を経て出力信号となる。VCOからの出力が位相比較器へフィードバックされ、ループ回路を構成する。

VCOからフィードバックする回路に分周器(カウンタ)を置くことで周波数を整数倍することができる。分周器を外部から制御して、出力信号の周波数を入力信号の整数倍や整数分の1に上下させるといった操作を行うことができるPLLもある。

(2023.10.4更新)

他の用語辞典による「PLL」の解説 (外部サイト)

資格試験などの「PLL」の出題履歴

▼ 基本情報技術者試験
令7修6 問16】 ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と,内部のPLL1,PLL2及び分周器の組合せでCPUに240MHz,シリアル通信(SIO)に115kHzのクロック信号を供給する場合の分周器の値は幾らか。
令6修1 問16】 ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と,内部のPLL1,PLL2及び分周器の組合せでCPUに240MHz,シリアル通信(SIO)に115kHzのクロック信号を供給する場合の分周器の値は幾らか。