読み方：ピーエルエル

PLL【Phase Locked Loop】位相同期回路

概要

PLLとは、入力信号や基準となる外部信号と、出力信号との周波数を一致させる電子回路。装置内の動作タイミングを合わせる周波数信号（クロック信号）を安定させるなど、様々な用途で用いられる。

PLLは主に位相比較器、ループフィルタ、電圧制御発振器（VCO）などの要素で構成される制御系回路である。入力された基準信号と発振器の出力信号の位相差を位相比較器が検出し、その差に応じた制御信号を生成する。この信号はループフィルタによって平滑化され、VCOの周波数を調整する電圧として用いられる。

このような出力を入力に反映させるフィードバック制御により、発振器の周波数と位相が徐々に調整され、最終的に基準信号と同期した状態に収束する。この状態は「ロック」と呼ばれ、PLLが安定して動作していることを意味する。

PLLの重要な応用のひとつが周波数逓倍であり、基準信号の周波数の整数倍や整数分の一の周波数を生成することができる。この作用はCPUやFPGAなどのクロック生成回路（クロックジェネレータ）として広く利用されており、外部から入力された基準クロックを基に高周波の内部クロックを生成したり、異なるクロックドメイン間の同期を取るための回路として用いられる。

回路の実装形態としては、個別部品で構成するディスクリート型のほか、ICに集積されたモノリシック型が広く普及しており、特定用途向けにはデジタル制御を取り入れた「DPLL」（デジタルPLL）や「ADPLL」（全デジタルPLL）も用いられる。現代のデジタル機器においてPLLはほぼ不可欠な回路ブロックとなっている。