セットアソシアティブ方式 【set-associative cache】
概要
セットアソシアティブ方式（set-associative cache）とは、コンピュータ内部のメインメモリ(主記憶装置)とキャッシュメモリの間でデータ格納位置の対応付けを行う方式の一つで、メインメモリのアドレスに一定の計算を行ってキャッシュメモリ上の格納位置を算出し、その位置にあるいくつかのブロックのいずれかにデータを格納する方式。キャッシュメモリはCPUの処理装置とメインメモリの中間に置かれる高速なメモリ装置で、メインメモリの内容の一部を保管しておきデータの読み出しを高速化する。その際、メインメモリのどの位置のデータをキャッシュメモリのどの位置に格納するかを決定する方式がいくつかあり、それぞれ特徴が異なる。
セットアソシアティブ方式はこの方式の一つで、キャッシュメモリ内の複数のブロックを一つのセットにまとめ、メモリアドレスから一定の手順で算出した値をセットに対応付ける。メモリから読みだしたデータは、アドレスに対応するセットに含まれるいずれかのブロックに格納する。
メモリアドレスからキャッシュの格納位置が定まるため探索が容易な一方、一つの格納位置に複数のブロックがあるため、別のアドレスと格納位置が衝突しても、必ずしも入れ替えを行わなくてよい（すべてのブロックが埋まっている場合は入れ替えが必要となる）。
セットアソシアティブ方式はメモリアドレスからブロックを一意に定める「ダイレクトマップ方式」と、アドレスとは無関係にブロックを割り当てる「フルアソシアティブ方式」の中間的な性質を持つ方式で、性能やキャッシュヒット率、実装コストなどの特性も両者の中間となる。
n個のブロックを一つのセットにまとめることを「nウェイセットアソシアティブ方式」というように呼び、ブロック数が増えればキャッシュヒット率は高まるが、回路構成が複雑で実装が難しくなる。一般的には2ウェイや4ウェイ、多くても8ウェイ程度までとすることが多い。
(2023.8.25更新)
共有ボタンをタップ