読み方：はいちはいせん

配置配線【P&R】Place and Route/PnR

概要

配置配線とは、半導体チップやFPGA、プリント基板の設計において、回路を構成する素子や部品の配置場所を決め、それらを結ぶ配線の経路を決定する工程。論理設計で定まった回路の接続情報を、実際に製造可能な物理的レイアウトへ変換する。

「配置」（place）の工程では、トランジスタや論理ゲートなどの素子を限られた面積の中にどう並べるかを決める。素子間の距離が近ければ配線も短くなり、信号の遅延や消費電力を抑えやすくなる一方、配置が悪いと後の配線工程が複雑になり、回路全体の性能に影響を及ぼす。

続く「配線」（route）の工程では、回路図で接続が指定された素子同士を実際の導線で結ぶ経路を決定する。配線同士が近づき過ぎて短絡を起こさないことや、製造プロセスが定める最小配線幅、配線間隔などの設計ルールを満たすことが求められる。高速動作する回路では信号到達時間のばらつきを抑えるための調整も行われる。

現在の半導体チップは数十億個規模の素子を集積することも珍しくなく、人手で配置配線を行うことは現実的ではない。「EDA」（Electronic Design Automation）ツールと呼ばれる専用の設計自動化ツールが用いられ、配置配線の大部分が自動化されている。設計者が接続したい機能同士や制約条件を与えると、ツールが面積や性能、消費電力、配線の混雑度、設計ルール違反の有無など様々な条件を同時に考慮しながら最適なレイアウトを自動的に導き出す。併せて、素子間を結ぶビアの位置が適切かといった検証もリアルタイムで行われる。

配置配線という工程は、集積回路（ICチップ）だけでなくFPGAやプリント基板の設計でも用いられる。対象となる部品や配線の構造、適用される設計ルールは異なり、FPGAでは論理ブロックと内部の配線資源への割り当てを行い、プリント基板では電子部品の配置と銅配線の経路を決定する。配置配線を担うツールとしては、米シノプシス（Synopsys）社の「IC Compiler」や、米ケイデンス（Cadence）社の「Innovus」などが知られている。

(2026.7.21更新)