読み方：ぶんしゅうき

分周器【frequency divider】frequency demultiplier

概要

分周器とは、入力された周期信号の周波数を一定の比率で下げ、より低い周波数の信号に変換する電子回路。クロック信号の生成や調整に用いられ、デジタル回路を中心に様々な電子機器に組み込まれている。

入力信号の波を一定の回数ごとに間引いて出力することで、元の信号より低い周波数の信号を作り出す。例えば、100MHzの信号を2分周すれば50MHz、4分周すれば25MHzとなる。比率を変えれば任意の低い周波数を得られる。

代表的な構成は、フリップフロップ回路を直列に接続したカウンタ回路である。信号が1段通過するごとに周波数は半分になり、これを複数段重ねることで8分周や16分周など、2の累乗の分周比を実現できる。任意の整数で分周する場合は、カウンタの値を監視して特定の値で出力を反転させる「プログラマブル分周器」が使われる。

デジタル回路を構成する半導体チップの内部では、すべての回路が同じ速度で動いているわけではない。演算装置は高速なクロック信号を必要とするが、メモリや周辺機器との通信回路はそこまでの速度を必要としない。そこで基となる高周波数のクロック信号を分周器に通し、各回路に適した周波数の信号を生成して供給している。

分周比を可変にできる分周器は、「PLL」（Phase Locked Loop）回路の構成要素としても用いられる。PLLは入力信号と出力信号の位相を比較して発振器の周波数を制御する仕組みだが、出力側の信号を分周器で分周してから比較することで、入力周波数の整数倍の周波数を生成することができる。携帯電話内部の無線モデムやテレビチューナーなど、特定の周波数を精密に作り出す必要がある機器で広く利用されている。

このような周波数の制御は、消費電力を抑える上でも重要である。電子回路は信号が変化する回数が多いほど電力を消費するため、高速動作が不要な領域の周波数を分周器で下げることは、無駄な発熱やバッテリーの消耗を防ぐことに繋がる。スマートフォンやパソコンの省電力モードにおける動作速度の制御にも、この仕組みが応用されている。

(2026.6.29更新)