セルライブラリ【cell library】

概要

セルライブラリとは、集積回路（ICチップ）を設計する際に部品として利用する、あらかじめ用意された回路パーツの集まり。NANDやNOR、フリップフロップといった基本的な論理ゲートが、動作検証済みの状態でデータベースとして整備されており、設計者はこれらを組み合わせて回路を構成する。

各セルには論理機能に加え、遅延時間や消費電力、レイアウト形状などの特性データが紐付けられている。同じ論理機能でも素子数や消費電力の異なる複数のバリエーションが用意されるのが一般的であり、一つの製造プロセスに対して200程度の基本セルが揃えられる。

設計工程ではハードウェア記述言語（HDL：Hardware Description Language）で書かれた回路を論理合成ツールがセルへ変換し、配置配線ツールがチップ上に配置して配線を接続する。セルライブラリは論理設計から物理設計に至るまで、EDAツール（設計自動化ツール）が参照し続ける情報源となる。

このように、あらかじめ用意されたセルを組み合わせて回路を構成する手法は「スタンダードセル方式」と呼ばれ、ASIC（特定用途向けIC）やSoC（System-on-Chip）の設計で広く採用されている。回路をゼロから設計するのではなく、機能や特性が保証された既存のセルを再利用することで、設計にかかる時間や検証の手間を減らせる。半導体の微細化とチップの大規模化が進む中、この方式は標準的な設計スタイルとして定着している。

セルライブラリはかつて半導体メーカーが自社内で開発するのが一般的であったが、製造を専門に請け負うファウンドリの台頭により設計と製造の分業が進んだことで、IPコア（設計済みの回路ブロック）の開発企業など複数の事業者がライブラリを提供する市場が形成された。半導体製造プロセスが異なればトランジスタの特性や配線ルールも変わるため、別プロセス向けのライブラリを流用することはできず、各事業者は同じ内容でも様々な世代の製造プロセス向けのライブラリを整備している。

(2026.7.21更新)