基本情報技術者試験 - 令和7年6月修了 - 問16
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内とする。
| ア | 1/24 |
|---|---|
| イ | 1/26 |
| ウ | 1/28 |
| エ | 1/210 |
答え ： エ
分野 ： テクノロジ系 › コンピュータシステム › ハードウェア › ハードウェア
15MHzの発振器の信号はPLL1で8逓倍され，120MHzになります。この信号はさらにPLL2で2逓倍されてCPUへの240MHzのクロックとなる一方，分周器を通ってSIOへの115kHzのクロックにもなります。分周器への入力は120MHzであり，115kHzの信号を得るためには，120MHzを115kHzで割った値に近い分周比が必要です。
120,000,000を115,000で割ると約1043.5となり，これに近い2のべき乗を考えると2の10乗である1024が最も近い値になります。したがって分周器の値は1/2の10乗，すなわち1/210であり，正解は「エ」です。クロック精度が±5%以内という条件も，この近似値が許容範囲に収まることを確認するために使われています。PLLと分周器の組合せによるクロック生成の仕組みを理解しておくことが重要です。
分野 ： テクノロジ系 › コンピュータシステム › ハードウェア › ハードウェア
同一問題 ： 〔令6修1問16〕
解説 ： 15MHzの発振器の信号はPLL1で8逓倍され，120MHzになります。この信号はさらにPLL2で2逓倍されてCPUへの240MHzのクロックとなる一方，分周器を通ってSIOへの115kHzのクロックにもなります。分周器への入力は120MHzであり，115kHzの信号を得るためには，120MHzを115kHzで割った値に近い分周比が必要です。
120,000,000を115,000で割ると約1043.5となり，これに近い2のべき乗を考えると2の10乗である1024が最も近い値になります。したがって分周器の値は1/2の10乗，すなわち1/210であり，正解は「エ」です。クロック精度が±5%以内という条件も，この近似値が許容範囲に収まることを確認するために使われています。PLLと分周器の組合せによるクロック生成の仕組みを理解しておくことが重要です。
共有ボタンをタップ